7of9 @7of9@fedibird.com

#PYNQ_flow
#VerilogHDL
Tick Counter Verilog
https://stackoverflow.com/questions/12294905/tick-counter-verilog

#PYNQ_flow #Vivado #SystemVerilog

AR 55135
Vivado 合成 - サポートされない SystemVerilog 構文
https://japan.xilinx.com/support/answers/55135.html

#PYNQ_flow #Qiita
Verilog HDL > 「get_data = '0;」 > System Verilogの記述?
https://qiita.com/7of9/items/4bb0046783da4b1df5a0

#PYNQ_flow #Verilog #UART
verilog～UART通信送信機(TX)編～
https://keymale.xyz/2019/05/20/post-324/

verilog～UART通信受信機(RX)編～
https://keymale.xyz/2019/06/05/post-381/

#PYNQ_flow #UART
loopback

Learn Zynq(25) UART poll (poll) mode example
https://www.programmersought.com/article/9813831088/

pynq libraryでなく、Cの実装

XUARTPS_OPER_MODE_LOCAL_LOOP
を指定

#PYNQ_flow
PYNQ-Z2で自作高位合成IPで音声処理をするまで
http://kamiya.tech/blog/pynq-dsp/

kamiyaowl

#PYNQ_flow #UART #Vivado
uart cycle project based on Xilinx zynq-7020 Z-turn board
https://www.youtube.com/watch?v=3Rkhg3IzNGU

二つのAXI UartLiteを連結
tx<->rx
rx<->tx

#PYNQ_flow #Vivado #IP
Vivado IP Integratorでよく使う便利なIPコア16選
https://qiita.com/s_nkg/items/f2928fb727238d14f23f

concatやsliceなど

#PYNQ_flow #DMA #sound
ZYNQ: DMA-Driven Audio Output
http://www.harald-rosenfeldt.de/2017/12/30/zynq-dma-driven-audio-output/

#UART #DMA #PYNQ_flow
writing data(from UART0) to DDR memory and reading the processed data(to UART1) from DDR
https://forum.digilentinc.com/topic/13964-writing-datafrom-uart0-to-ddr-memory-and-reading-the-processed-datato-uart1-from-ddr/

#UART #DMA #PYNQ_flow
How can I use dma to/from memory from/to uart?
https://forums.xilinx.com/t5/Processor-System-Design-and-AXI/How-can-I-use-dma-to-from-memory-from-to-uart/td-p/908874

未解決

#PYNQ_flow
#UART #DMA
ALTIMA

Nios II
UART の活用術DMA との結合でソフトウェア負荷軽減
https://www.macnica.co.jp/business/semiconductor/articles/nios2_uart_dma_v17.1_r2.pdf

#PYNQ_flow #Qiita
PYNQ > parthpower / axi_uartlite_pynq を試す > Analog Discovery 2で確認 (3.3V TTLレベル)
https://qiita.com/7of9/items/e5fca27917b1596845cb

#PYNQ_flow #PMOD

https://pynq.readthedocs.io/en/v2.4/pynq_libraries/pmod.html

#PYNQ_flow #PMOD
https://reference.digilentinc.com/reference/programmable-logic/pynq-z1/reference-manual

#PYNQ_flow #uart
parthpower /
axi_uartlite_pynq

https://github.com/parthpower/axi_uartlite_pynq

#PMOD #PYNQ_flow
PYNQの制約ファイル
PYNQ_Z1_C.xdc
にPMODのピンがあった

忘れる

#PYNQ_flow #Verilog #trap
2013-03-08
コード中に制約を書くときの注意点
https://dora.bk.tsukuba.ac.jp/~takeuchi/?電気回路/HDL/コード中に制約を書くときの注意点

#PYNQ_flow

#Vivado #configuration #compress
Vivado使用指南（三）：如何设置Vivado压缩BIT文件
http://xilinx.eetrend.com/d6-xilinx/blog/2018-12/14010.html

Vivadoにも設定があるのかな

#Vivado #keyword #PYNQ_flow
Regenerate Layout ボタン
https://dora.bk.tsukuba.ac.jp/~takeuchi/?電気回路/HDL/Kintex-7にMicroblazeを載せる#lf3f59f8

Block Designの配置を調整するボタン