新しいものを表示


PYNQ単体でUIを表示してみる(PYNQまつり)
slideshare.net/ciniml/pynquipy

フレームバッファドライバの作成


Pynqでカメラ画像をリアルタイムfastx コーナー検出
slideshare.net/marsee101/pynqf

marsee101さん

M_AXI_GP0からAXI SmartConnectにより分岐して
二つのDMA IPのS_AXI_LITEへ
これがレジスタ書き換えに使う

どちらを使うかは内部の識別番号で分岐とかするのかな

一つのDMA IPにした時にはこのAXI SmartConnectはなくなってもいいのか

試しに作って動作するか確認するか


ループバック

> 上記のblock designを見てもらうと,DMA IPコアのM_AXIS_MM2SとS_AXIS_S2MMが繋がっているのがわかると思う.この2つのポートをつなぐことでループバックを実現している.

okchan08.hateblo.jp/entry/2019


ZYNQでAXI DMAを試してみる
okchan08.hateblo.jp/entry/2019

AXI DMA IPについて

それぞれの接続について詳しい


PYNQ > DMA tutorial: DMA to streamed interfaces > 1. PS to PL, 2. PL to PS のBlock Designの確認
qiita.com/7of9/items/aacc98cf2


PYNQ > DMA tutorial: DMA to streamed interfaces > Block design > 動作しないtclをsourceで読むと動作するようになった
qiita.com/7of9/items/f0e134344


PYNQ > DMA tutorial: DMA to streamed interfaces > Block design > 動作しないtclをsourceで読むと動作するようになった
qiita.com/7of9/items/f0e134344

DMAのブロックデザインを作りながら(DMA Tutorialを参考に)

A. interconnect_aresetn
B. peripheral_aresetn
の使い分けか


DMA tutorial: DMA to streamed interfaces
github.com/Xilinx/PYNQ_Worksho

bitstreamとPythonスクリプトがある

PYNQ v2.5用
提供されたbistreamとtclで動作した

別途、tclファイルをsourceで読み込み、Vivado 2019.1でbitstreamを作成
動いた

再度実行したところ
一回目はつながらなかったが、
二回目にはつながった

スレッドを表示


PYNQ v2.4
/home/xilinx/pynqに到達できない
代わりに
/home/xilinx/jupyter_notebooks/base/
はある


PYNQ v2.4にするとJupyter につながらなくなった

古いものを表示
Fedibird

様々な目的に使える、日本の汎用マストドンサーバーです。安定した利用環境と、多数の独自機能を提供しています。