#PYNQ_flow #clock
Creating Overlays
https://weblog.metacircular-evaluator.org/blog/2017/02/24/creating-overlays/

> PL クロック設定

> FCLK_CLK0: 100.00MHz
> FCLK_CLK1: 142.86MHz
> FCLK_CLK2: 200.00MHz
> FCLK_CLK3: 166.67MHz

FCLKC_CLK1..3は
こういう設定をしている
ということかも