#PYNQ_flow #FPGA_flow #tutorial
シリアル通信で Hello, FPGA (1)
https://www.acri.c.titech.ac.jp/wordpress/archives/123
言語はSystemVerilog
Artyを使った実例でUART送信している
XDC
https://github.com/Digilent/digilent-xdc/blob/master/Arty-A7-35-Master.xdc
E3: Clock signal
D9: Buttons
D10: USB-UART Interface
#PYNQ_flow
https://www.acri.c.titech.ac.jp/wordpress/archives/857
> クロック入力とシリアル出力は、それぞれ発振器と USB-シリアル変換 LSI に接続されているピンを指定します。