#PYNQ_flow #VHDL_flow
ZYBO / IP > Clock Divider > IP作成したClock Dividerを使ってFCL_CLK0(100MHz)を1Hzに分周してみた
https://qiita.com/7of9/items/0687d2cffc470b83d38c