なにげにZynq MPSoCでZynq MPSoCしかなくて、PLへのインターフェースのないデザインをインプリメントしています。
つまり、トップ階層がこんなデザインです。
```
module system_wrapper
();
system system_i
();
endmodule
```
これを合成すると5分ぐらいかかるのはなぜなんだろう？